本设计为计算机系统结构实验，写此文仅为总结。
1.准备工作
安装Xilinx ISE Design Suite 14.7
本设计使用Verilog HDL硬件描述语言，需熟悉其基本语法。
2.设计总体要求(1)概述单周期（S
2018-05-03